# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-026273

(43) Date of publication of application: 25.01.2002

(51)Int.CI.

H01L 27/04 H01L 21/822

H01L 21/285

H01L 21/316 H01L 27/108

H01L 21/8242

(21)Application number: 2001-090328

(71)Applicant: HYNIX SEMICONDUCTOR INC

(22)Date of filing:

27.03.2001

(72)Inventor: KIM KYONG-MIN

SO KANSO

KIN TOSHUN

(30)Priority

Priority number: 2000 200037040

Priority date: 30.06.2000


Priority country: KR


(54) METHOD FOR MANUFACTURING CAPACITOR OF SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing the capacitor of a semiconductor element capable of improving the electric characteristics of a capacitor by improving surface roughness when forming an Ru film as a lower electrode.

SOLUTION: This method for manufacturing the capacitor of a semiconductor element comprises: a step for evaporating a first Ru film on a semiconductor substrate on which a prescribed structure is formed; a step for processing the first Ru film by exciting the mixed plasma of Ar and H2; a step for forming a secondarily evaporated Ru film by evaporating a second Ru film on the first Ru film, and for forming a lower electrode by carrying out patterning, a step for forming a Ta2O5 film on the overall structure; and a step for forming a TiN film on the overall structure, and for forming an upper electrode by carrying out patterning.





(c)

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

			•
			,
			-
		•	-
			-

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

			•
		·	è
			•
			•
			•
			•

### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2002—26273

(P 2 0 0 2 - 2 6 2 7 3 A)

(43)公開日 平成14年1月25日(2002.1.25)


(51)Int.Cl. 7	識別記号	FI				テーマコート'(ま	参考)
H01L 27/04		H01L 21/	285		C	•	
21/822				301	Z		
21/285		21/	21/316		X		
	301	27/	04		C		
21/316		27/	27/10		C		
	審査請え	未請求 請	求項の数10	OL	(全4頁)	最終頁に制	売く
(21)出願番号	特願2001-90328( P 2001-90328)	(71)出願人	59102411	.1	-		
			株式会社	ハイニ	ックスセミ:	コンダクター	
(22)出願日	平成13年3月27日(2001.3.27)	ł	大韓民国	京畿道	利川市夫鉢。	邑牙美里山136	6
			<b>– 1</b>				
31)優先権主張番号	$2\ 0\ 0\ 0\ -3\ 7\ 0\ 4\ 0$	(72)発明者	金京	民			
32)優先日	平成12年6月30日(2000.6.30)		大韓民国	京畿	道 安養市	萬安区 安	養
(33)優先権主張国	韓国 (KR)		2洞 62	7-72番	地 ブクサ	ンアパートメ	:
	•		ント2-	1109			
		(74)代理人	10006678	4			
			弁理士	中川「	司吉 (外:	1名)	
					٠		
						最終頁に続	. <

## (54)【発明の名称】半導体索子のキャパシタ製造方法

#### (57)【要約】

【課題】 Ru膜を下部電極として形成するとき表面粗さを改善してキャパシタの電気的特性を向上させることができる半導体素子のキャパシタ製造方法を提供すること。

【解決手段】 本発明に係る半導体素子のキャパシタ製造方法は、所定の構造が形成された半導体基板上に第1Ru膜を蒸着する段階と、Ar及びH,の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTalOi膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。



#### 【特許請求の範囲】

【請求項1】 所定の構造が形成された半導体基板上に 第1Ru膜を蒸着する段階と、

Ar及びH。の混合プラズマを励起させて前記第1Ru 膜を処理する段階と、

前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着さ れたRu膜を形成した後、パターニングして下部電極を 形成する段階と、

全体構造上にTa, O, 膜を形成する段階と、

全体構造上にTiN膜を形成した後、パターニングして 10 上部電極を形成する段階とを含んでなることを特徴とす る半導体素子のキャパシタ製造方法。

【請求項2】 前記第1Ru膜はトリス(2, 4-オク タネジオナト) ルテニウムを気相状態にした後、0.1 ~10Torrの圧力を維持し、ウェーハを200~3 50℃で加熱させる反応炉に流入して形成することを特 徴とする請求項1記載の半導体素子のキャパシタ製造方 法。

【請求項3】 前記第1Ru膜を形成するための反応ガ スとして酸素を5~1000sccm流入することを特 20 徴とする請求項2記載の半導体素子のキャパシタ製造方 法。

【請求項4】 前記Ar及びH<sub>1</sub>の混合プラズマは10 ~1000WのRFパワーを印加して励起させることを 特徴とする請求項1記載の半導体素子のキャパシタ製造 方法。

【請求項5】 前記第2Ru膜はトリス (2, 4-オク タネジオナト) ルテニウムを気相状態にした後、0.1 ~10Torrの圧力を維持し、ウェーハを200~3 50℃で加熱させる反応炉に流入して形成することを特 30 徴とする請求項1記載の半導体素子のキャバシタ製造方 法。

【請求項6】 前記第1Ru膜を形成するための反応ガ スとして酸素を5~1000sccm流入することを特 徴とする請求項5記載の半導体素子のキャパシタ製造方 法。

【請求項7】 前記Ta, O, 膜はタンタルエチラート (Ta(OC, H<sub>1</sub>)<sub>1</sub>) を気相状態にした後、0.1~ 1.2 Torrの圧力を維持し、ウェーハを300~4 00℃で加熱させる反応炉に流入して形成することを特 40 徴とする請求項1記載の半導体素子のキャパシタ製造方 法。

【請求項8】 前記Ta,O,膜を形成するための反応ガ スとして酸素を10~1000sccm流入することを 特徴とする請求項7記載の半導体素子のキャパシタ製造 方法。

【請求項9】 前記Ta,O,膜を形成した後、300~ 500℃でN<sub>1</sub>0プラズマまたはUV/O<sub>1</sub>処理を行い、 500~700℃の温度でN, ガスとO, ガスを用いて急 速熱処理または反応炉熱処理工程を行う段階をさらに含 50 u膜を蒸着する段階と、Ar及びH。の混合プラズマを

むことを特徴とする請求項1記載の半導体素子のキャパ シタ製造方法。

【請求項10】 前記上部電極として用いられるTiN 膜の代わりにRu膜を形成することを特徴とする請求項 1 記載の半導体素子のキャパシタ製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子のキャパ シタ製造方法に係り、特に下部電極として用いられるR u膜をLPCVD法で1次に蒸着し、Ar及びH,混合 プラズマ処理を行った後LPCVD法でRu膜を2次に 蒸着することによりRu膜の表面粗さを改善して、Ta ·O₁膜を誘電体膜として使用するキャパシタの高い静電 容量と低い漏洩電流を同時に確保することができる半導 体素子のキャパシタ製造方法に関する。

#### [0002]

【従来の技術】半導体素子の高集積化に伴って既存のM IS(Metal-Insulator-Silicon)構造のTa, O, 膜を誘 電体膜として使用するキャパシタの静電容量を確保する ための方法にはTa,O,膜の厚さを薄くする方法があ る。しかし、この方法は漏洩電流増加の原因となる。か かる問題を解決するために、下部電極として金属層を導 入し有効厚さを薄くして静電容量を確保すると同時に漏 洩電流特性も確保する方法が試みられている。金属層を 下部電極として導入する場合、下部電極の膜質に応じて 漏洩電流特性を改善することができる。

【0003】例えば、下部電極としてRu膜を形成する ためにはLPCVD法を使用する。LPCVD法でRu 膜を形成する場合、表面粗さ(Surface Roughness)が不 良となるため、シード層(Seed Layer)としてPVD法で Ru膜を一部蒸着した後、LPCVD法でRu膜を蒸着 して表面粗さを改善している。しかし、このような場合 は工程単純化及びステップカバレージに大きい影響を与 える。

#### [0004]

【発明が解決しようとする課題】本発明の目的は、Ru 膜を下部電極として形成するとき表面粗さを改善してキ ャパシタの電気的特性を向上させることができる半導体 素子のキャパシタ製造方法を提供することにある。

#### [0005]

【課題を解決するための手段】本発明では、下部電極と して用いられるRu膜をLPCVD法で1次に蒸着し、 Ar及びHiの混合ガスプラズマ処理を行った後、LP CVD法でRu膜を2次に蒸着することによりRu膜の 表面粗さを改善して、Ta゚೦゚を誘電体膜として使用す るキャパシタの高い静電容量と低い漏洩電流を同時に確

【0006】本発明に係る半導体素子のキャパシタ製造 方法は、所定の構造が形成された半導体基板上に第1R

3

励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa、O。膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。

#### [0007]

【発明の実施の形態】以下、添付図に基づいて本発明を 詳細に説明する。

【0008】図1(a)乃至図1(c)は本発明に係る 半導体素子のキャパシタ製造方法を説明するために順次 示した素子の断面図である。

【0009】図1 (a) を参照すると、所定の構造が形 成された半導体基板11上に絶縁膜12を形成した後、 絶縁膜12の所定の領域をエッチングして半導体基板1 1の所定の領域を露出させるコンタクトホールを形成す る。コンタクトホールの内部にポリシリコンプラグ13 と拡散防止膜14としてTi/TiN膜を積層して埋め 込む。全体構造上に酸化膜15を形成した後、シリンダ 20 型キャパシタを下部のコンタクトホール部分が露出する ようにエッチングする。全体構造上に第1Ru膜16A をLPCVD法で蒸着し、Ar及びH,の混合プラズマ を励起させて第1Ru膜16Aを処理する。この際、プ ラズマを励起させるためのRFパワーは10~1000 Wに維持する。一方、RFパワーを印加する時、サブヒ ータ(subheater)をグラウンドとし、シャワーヘッドを 電極とする。第1Ru膜16Aはトリス(2,4-オク タネジオナト) ルテニウム(tris(2,4-octanedionato)ru thenium)を気相状態にした後、0.1~10Torrの 圧力を維持する反応炉に流入して蒸着する。この際、反 応ガスとしては酸素を5~1000sccm程度流入し て使用し、反応炉内のウェーハを200~350℃で加 熱させる。

【0010】図1 (b) を参照すると、プラズマ処理された第1Ru膜16A上にLPCVD法で第2Ru膜16Bを蒸着して二次的に蒸着されたRu膜16を形成する。第2Ru膜16Bも第1Ru膜16Aと同一の方法で蒸着する。

#### [0012]

【発明の効果】上述したように、本発明によれば、下部電極として用いられるRu膜をLPCVD法で1次に蒸着し、Ar及びH,混合プラズマ処理を行った後LPCVD法でRu膜を2次に蒸着することによりRu膜の表面粗さを改善して、Ta.O.膜を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保することができる。


#### 【図面の簡単な説明】

【図1】図1 (a) 乃至図1 (c) は本発明に係る半導体素子のキャパシタ製造方法を説明するために順次示した素子の断面図である。

#### 【符号の説明】

- 11 半導体基板
- 30 12 絶縁膜
  - 13 プラグ
  - 14 拡散防止膜
  - 15 酸化膜
  - 16 Ru膜
  - 16A 第1Ru膜
  - 16B 第2Ru膜
  - 17 Ta,O,膜
  - 18 TiN膜





フロントページの続き

(51)Int.Cl. 7

識別記号

FΙ

テーマコード (参考)

(72)発明者 宋 翰 相

27/108 21/8242

> 大韓民国 ソウル 瑞草区 瑞草洞 1326 -17番地 ウースンアパートメント501-2 209

(72)発明者 金 東 俊

大韓民国 京畿道 利川市 増浦洞 シン ハンアパートメント104-402